Entorno de análisis exhaustivos del rendimiento de fpgas basado en un cluster de ordenadores: Thor
| dc.contributor.advisor | Barrientos Villar, Juan | |
| dc.contributor.advisor | Cifredo Chacón, María Ángeles | |
| dc.contributor.author | Traverso Ribón, Ignacio | |
| dc.contributor.other | Ingeniería de Sistemas y Automática, Tecnología Electrónica y Electrónica | en_US |
| dc.date.accessioned | 2014-10-30T12:12:32Z | |
| dc.date.available | 2014-10-30T12:12:32Z | |
| dc.date.issued | 2014-10-30T00:00:00Z | |
| dc.identifier.uri | http://hdl.handle.net/10498/16767 | |
| dc.description.abstract | Este proyecto pretende reducir el tiempo necesario para completar un ciclo de desarrollo de un circuito en un dispositivo FPGA y guardar los datos que este proceso arroja en una base de datos para que el usuario pueda después consultarlos de una manera rápida y sencilla mediante una interfaz gráfica. De esta manera un usuario programador de circuitos digitales conocerá qué FPGA se adapta mejor a su circuito, según los parámetros que él decida cono sólo visualizar la pantalla de THOr. De otra manera debería haber consultado uno a uno todos los ficheros de texto que el ciclo de desarrollo genera y haber buscado en ellos los parámetros que a él le interesaran. | en_US |
| dc.format | application/pdf | |
| dc.language.iso | spa | en_US |
| dc.rights | info:eu-repo/semantics/openAccess | |
| dc.rights.uri | http://creativecommons.org/licenses/by-sa/4.0/ | |
| dc.subject | FPGA | en_US |
| dc.subject | Cluster | en_US |
| dc.subject | Computación paralela | en_US |
| dc.subject | Circuitos digitales | en_US |
| dc.title | Entorno de análisis exhaustivos del rendimiento de fpgas basado en un cluster de ordenadores: Thor | en_US |
| dc.type | bachelor thesis | en_US |
| dc.rights.accessRights | open access | |
| dc.description.physDesc | 156 páginas |
Files in this item
This item appears in the following Collection(s)
This work is under a Creative Commons License info:eu-repo/semantics/openAccess