RT bachelor thesis
T1 Entorno de análisis exhaustivos del rendimiento de fpgas basado en un cluster de ordenadores: Thor
A1 Traverso Ribón, Ignacio
A2 Ingeniería de Sistemas y AutomáticaTecnología Electrónica y Electrónica
K1 FPGA
K1 Cluster
K1 Computación paralela
K1 Circuitos digitales
AB Este proyecto pretende reducir el tiempo necesario para completar un ciclo de desarrollo de un circuito en un dispositivo FPGA y guardar los datos que este proceso arroja en una base de datos para que el usuario pueda después consultarlos de una manera rápida y sencilla mediante una interfaz gráfica. De esta manera un usuario programador de circuitos digitales conocerá qué FPGA se adapta mejor a su circuito, según los parámetros que él decida cono sólo visualizar la pantalla de THOr. De otra manera debería haber consultado uno a uno todos los ficheros de texto que el ciclo de desarrollo genera y haber buscado en ellos los parámetros que a él le interesaran.
YR 2014
FD 2014-10-30T00:00:00Z
LK http://hdl.handle.net/10498/16767
UL http://hdl.handle.net/10498/16767
LA spa
DS Repositorio Institucional de la Universidad de Cádiz
RD 10-may-2026