TY  - THES 
A3  - Barrientos Villar, Juan
A3  - Cifredo Chacón, María Ángeles
AU  - Traverso Ribón, Ignacio
A4  - Ingeniería de Sistemas y Automática, Tecnología Electrónica y Electrónica
PY  - 2014
UR  - http://hdl.handle.net/10498/16767
AB  - Este proyecto pretende reducir el tiempo necesario para completar un ciclo de desarrollo de un circuito en un dispositivo FPGA y guardar los datos que este proceso arroja en una base de datos para que el usuario pueda después consultarlos de una...
LA  - spa
KW  - FPGA
KW  - Cluster
KW  - Computación paralela
KW  - Circuitos digitales
TI  - Entorno de análisis exhaustivos del rendimiento de fpgas basado en un cluster de ordenadores: Thor
M3  - bachelor thesis
ER  -