• español
    • English
  • Login
  • English 
    • español
    • English

UniversidaddeCádiz

Área de Biblioteca, Archivo y Publicaciones
Communities and Collections
View Item 
  •   RODIN Home
  • Producción Científica
  • Tesis
  • View Item
  •   RODIN Home
  • Producción Científica
  • Tesis
  • View Item
JavaScript is disabled for your browser. Some features of this site may not work without it.

Un procedimiento para la clasificación y verificación priorizada de FPGAS de bajo coste ante aplicaciones sectoriales electrónicas

Thumbnail
Identificadores

URI: http://hdl.handle.net/10498/16751

Files
Tesis_doctoral_MA_CIFREDO_2010.pdf (5.342Mb)
Statistics
View statistics
Share
Export
Export reference to MendeleyRefworksEndNoteBibTexRIS
Metadata
Show full item record
Author/s
Cifredo Chacón, María ÁngelesAuthority UCA
Date
2014-10-27
Advisor
Gómez Vela, Diego; Barrientos Villar, Juan
Department
Ingeniería de Sistemas y Automática, Tecnología Electrónica y Electrónica
Abstract
Esta tesis propone un método para establecer un orden de idoneidad, en distintos mercados, de dispositivos programables FPGA basado en un análisis de prestaciones frente a precio. Para determinar este orden se ha utilizado un conjunto de circuitos pertenecientes al repositorio público Opencores, descartando aquellos que han supuesto diferentes interpretaciones por parte de las herramientas de diseño. Como trabajo experimental, el análisis se ha extendido al subconjunto de modelos de FPGAs consideradas como “de bajo coste” de los fabricantes Xilinx y Altera, habiéndose empleado los entornos de desarrollo gratuitos ofrecidos por dichos fabricantes. Para realizar el análisis se han desarrollado varias aplicaciones informáticas que permiten implementar y analizar de forma automática todos los circuitos sobre todos los dispositivos, leyendo los parámetros evaluables y filtrando las FPGAs por precio y características constructivas. Estas aplicaciones devuelven finalmente una clasificación basada en una puntuación que relaciona cinco magnitudes con el precio por unidad de cada dispositivo analizado. El conjunto de circuitos utilizados como patrón es ampliable, así como el total de modelos de FPGAs tomados como muestra de estudio. Las aplicaciones desarrolladas aceptan estas modificaciones iniciando un nuevo proceso de puntuación y clasificación.
Subjects
FPGA; VHDL; BENCHMARK
Collections
  • Tesis [767]
  • Tesis Ing. Sis. Aut. [16]
Attribution-NonCommercial-NoDerivatives 4.0 International
This work is under a Creative Commons License Attribution-NonCommercial-NoDerivatives 4.0 International

Browse

All of RODINCommunities and CollectionsBy Issue DateAuthorsTitlesSubjectsThis CollectionBy Issue DateAuthorsTitlesSubjects

My Account

LoginRegister

Statistics

View Usage Statistics

Información adicional

AboutDeposit in RODINPoliciesGuidelinesRightsLinksStatisticsNewsFrequently Asked Questions

RODIN is available through

OpenAIREOAIsterRecolectaHispanaEuropeanaBaseDARTOATDGoogle Academic

Related links

Sherpa/RomeoDulcineaROAROpenDOARCreative CommonsORCID

RODIN está gestionado por el Área de Biblioteca, Archivo y Publicaciones de la Universidad de Cádiz

Contact informationSuggestionsUser Support