• español
    • English
  • Login
  • español 
    • español
    • English

UniversidaddeCádiz

Área de Biblioteca, Archivo y Publicaciones
Comunidades y colecciones
Ver ítem 
  •   RODIN Principal
  • Producción Científica
  • Tesis
  • Ver ítem
  •   RODIN Principal
  • Producción Científica
  • Tesis
  • Ver ítem
JavaScript is disabled for your browser. Some features of this site may not work without it.

Un procedimiento para la clasificación y verificación priorizada de FPGAS de bajo coste ante aplicaciones sectoriales electrónicas

Thumbnail
Identificadores

URI: http://hdl.handle.net/10498/16751

Ficheros
Tesis_doctoral_MA_CIFREDO_2010.pdf (5.342Mb)
Estadísticas
Ver estadísticas
Compartir
Exportar a
Exportar a MendeleyRefworksEndNoteBibTexRIS
Metadatos
Mostrar el registro completo del ítem
Autor/es
Cifredo Chacón, María ÁngelesAutoridad UCA
Fecha
2014-10-27
Director/Tutor
Gómez Vela, Diego; Barrientos Villar, Juan
Departamento/s
Ingeniería de Sistemas y Automática, Tecnología Electrónica y Electrónica
Resumen
Esta tesis propone un método para establecer un orden de idoneidad, en distintos mercados, de dispositivos programables FPGA basado en un análisis de prestaciones frente a precio. Para determinar este orden se ha utilizado un conjunto de circuitos pertenecientes al repositorio público Opencores, descartando aquellos que han supuesto diferentes interpretaciones por parte de las herramientas de diseño. Como trabajo experimental, el análisis se ha extendido al subconjunto de modelos de FPGAs consideradas como “de bajo coste” de los fabricantes Xilinx y Altera, habiéndose empleado los entornos de desarrollo gratuitos ofrecidos por dichos fabricantes. Para realizar el análisis se han desarrollado varias aplicaciones informáticas que permiten implementar y analizar de forma automática todos los circuitos sobre todos los dispositivos, leyendo los parámetros evaluables y filtrando las FPGAs por precio y características constructivas. Estas aplicaciones devuelven finalmente una clasificación basada en una puntuación que relaciona cinco magnitudes con el precio por unidad de cada dispositivo analizado. El conjunto de circuitos utilizados como patrón es ampliable, así como el total de modelos de FPGAs tomados como muestra de estudio. Las aplicaciones desarrolladas aceptan estas modificaciones iniciando un nuevo proceso de puntuación y clasificación.
Materias
FPGA; VHDL; BENCHMARK
Colecciones
  • Tesis [767]
  • Tesis Ing. Sis. Aut. [16]
Attribution-NonCommercial-NoDerivatives 4.0 International
Esta obra está bajo una Licencia Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International

Listar

Todo RODINComunidades y ColeccionesPor fecha de publicaciónAutoresTítulosMateriasEsta colecciónPor fecha de publicaciónAutoresTítulosMaterias

Mi cuenta

AccederRegistro

Estadísticas

Ver Estadísticas de uso

Información adicional

Acerca de...Deposita en RODINPolíticasNormativasDerechos de autorEnlaces de interésEstadísticasNovedadesPreguntas frecuentes

RODIN está accesible a través de

OpenAIREOAIsterRecolectaHispanaEuropeanaBaseDARTOATDGoogle Académico

Enlaces de interés

Sherpa/RomeoDulcineaROAROpenDOARCreative CommonsORCID

RODIN está gestionado por el Área de Biblioteca, Archivo y Publicaciones de la Universidad de Cádiz

ContactoSugerenciasAtención al Usuario